新着情報 テーマカテゴリ 全カテゴリバイオテクノロジー医学・薬学農林水産・食品環境・エネルギー素材機械情報・通信エレクトロニクス航空・宇宙大気・海洋経済・経営・政策・法律土木・建築社会・文化・教育基礎科学 ごあいさつ ご利用にあたり 検索方法 プライバシーポリシー ご意見・ご質問 実例集 見つからない場合は? DUCRホームページへ トップページ geta_logo
print
印刷時に縮小されてしまう場合などにご利用ください。

整理番号 3703   (公開日 2007年01月11日) (カテゴリ 情報・通信エレクトロニクス
形式的手法を活用したSoC上位設計検証技術
●内容 Cベース言語を前提としたSoC上位設計記述に対する形式的な検証手法について研究を進めている。今までに、並列動作するプロセス間の実行の同期に関する検証を設計の自動抽象化技術などを利用して効率的に行うツールの開発や、Cベース設計間の等価性を記号シミュレーションや内部等価点などを利用して効率的かつ自動的に検証するツールの開発を行ってきた。これらのツールを活用することで、SoC上位設計の段階的な詳細化過程を円滑に利用できると考えている。今後、検証のための自動設計抽象化手法の新規開発、ならびに、各ツールの機能や性能向上を進めると共に、検証技術を中心とした、SoC上位設計手法として体系化し、実際の設計に適用したいと考えている。また、合わせてソフトウェアの検証にも取り組んでいきたい。
●研究者
教授 藤田 昌宏
大規模集積システム設計教育研究センター
大学院工学系研究科 電気系工学専攻
●画像


クリックで拡大

図1 SoC上位設計フローと形式的検証の適用
(C) 藤田昌宏

図2 記号シミュレーションによる等価性検証の例
(C) 藤田昌宏
mail
上記内容は、各研究者へのインタビューをもとに東京大学 産学協創推進本部で骨子をまとめたものです。
本件に関する共同研究等のお問い合わせは、左のバナーをクリックしてください。スタッフがお問い合わせをお受けいたします。