新着情報 テーマカテゴリ 全カテゴリバイオテクノロジー医学・薬学農林水産・食品環境・エネルギー素材機械情報・通信エレクトロニクス航空・宇宙大気・海洋経済・経営・政策・法律土木・建築社会・文化・教育基礎科学 ごあいさつ ご利用にあたり 検索方法 プライバシーポリシー ご意見・ご質問 実例集 見つからない場合は? DUCRホームページへ トップページ geta_logo
print
印刷時に縮小されてしまう場合などにご利用ください。

整理番号 5574   (公開日 2011年02月09日) (カテゴリ 素材エレクトロニクス
最先端LSI用SiベースMOSトランジスタに関する研究
●内容 Si LSIの進歩を支えてきたMOSトランジスタの高性能化は、100nm以細の技術世代を迎え、新構造や新材料を含む、微細化以外の様々な技術革新が必須となっている。 そこで、この研究室ではSi MOSトランジスタ進化を可能にするブレークスルー技術の研究を、デバイス/プロセス/材料設計、デバイス物理、デバイス評価等の幅広く深い理解の下で進めている。主な研究テーマは、(1)新構造MOSトランジスタ(具体的には、ひずみSiチャネル、Geチャネル、III-V on Siチャネルなど)の素子構造設計指針、電気特性・素子物性の明確化 (2)極限チャネルMOSFETの電気特性の明確化 (3)MOSトランジスタの評価・測定技術、素子特性のモデル化と素子物理の解明 (4)MOSトランジスタの信頼性評価技術などである。これらに関し興味ある企業等との様々な情報交換の用意がある。
●研究者
教授 高木 信一
大学院工学系研究科 電気系工学専攻
●画像


クリックで拡大

図1 Ge/III-V半導体によるSiプラットフォーム上ブレークスルー素子技術
Si基板上のGe/III-V半導体を始め種々の材料を集積することにより、高性能・高機能・超低消費電力の集積化システムが実現できることが期待される。
(C) 高木 信一

図2 Si上の極薄貼り合わせIII-V-OI構造とMOSFETの電気特性
基板貼り合わせ技術を用いることにより極薄膜のIII-V族半導体チャネルをSi基板上に形成し、高移動度のMOSFETを実現することができる。
(C) 高木 信一
mail
上記内容は、各研究者へのインタビューをもとに東京大学 産学協創推進本部で骨子をまとめたものです。
本件に関する共同研究等のお問い合わせは、左のバナーをクリックしてください。スタッフがお問い合わせをお受けいたします。