新着情報 テーマカテゴリ 全カテゴリバイオテクノロジー医学・薬学農林水産・食品環境・エネルギー素材機械情報・通信エレクトロニクス航空・宇宙大気・海洋経済・経営・政策・法律土木・建築社会・文化・教育基礎科学 ごあいさつ ご利用にあたり 検索方法 プライバシーポリシー ご意見・ご質問 実例集 見つからない場合は? DUCRホームページへ トップページ geta_logo
print
印刷時に縮小されてしまう場合などにご利用ください。

整理番号 6808   (公開日 2014年06月13日) (カテゴリ 情報・通信エレクトロニクス
高速・低電力非同期型暗号エンジンの開発
●内容 非同期制御システムの中でも、ゲート単位で終了検出を行いゲート単位でのパイプライン化を実現する方式は、高スループットの実現と低電圧での高信頼動作を両立可能な方式である。これまでに、同様の手法により、3GHzを超えるスループットの実現と、370mVの低電圧までタイミングなど一切の調整をすることのない正常動作を実現し、電力・遅延時間積最小動作が実現可能であることを示している。この手法に基づき、RSA等の暗号エンジンの開発を行っており、今後ECCやペアリング型の関数暗号を高速処理する暗号エンジンの開発を進めたい。このような開発に関心のある企業との連携を希望する。
●研究者
教授 池田 誠
大学院工学系研究科 電気系工学専攻
●画像


クリックで拡大

Prototype chip micro-photo of SSFPGA, SSFPGA CLB and measured results
(C) 池田 誠
mail
上記内容は、各研究者へのインタビューをもとに東京大学 産学協創推進本部で骨子をまとめたものです。
本件に関する共同研究等のお問い合わせは、左のバナーをクリックしてください。スタッフがお問い合わせをお受けいたします。